1.bind的用法 bind module_name1 module_name2 inst_name(); module_name1：被bind的module module_name2：发起bi ...

1.timescale的介绍 timescale包含时间单位和时间精度两部分。设定格式为`timescale timeunit / timeprecision timeunit和timep ...

转载于 https://www.cnblogs.com/-9-8/p/4420523.html Verilog-1995中规定的数据类型有：变量(reg), 线网(wire), 32位有符号数(integer), 64位无符号数(time), 浮点数(real)。 SV扩展了reg ...

a: 阻塞语句=，非阻塞语句<=，自加自减++、--，过程连续复制语句assign、deassign、force、deposit、release b: if……else、case、casex、 ...

首先创建register model ral_model_h; 可以使用下面的方式来读写寄存器： uvm_reg temp_reg; uvm_status_e status; $cast(te ...

a：系统函数：$random/$urandom/$urandom_range，$dist_uniform/$dist_normal/$dist_exponetial/$dist_possion/$di ...